

(11) Publication number:

04150615 A

Generated Document

# PATENT ABSTRACTS OF JAPAN

(21) Application

02276077

number:

(51) Intl. CI.

H03K 19/0944 H03K 19/01

(22) Application date: 15.10.90

(30) Priority:

(43) Date of application

25.05.92

publication:

(84) Designated contracting states: (71)

**NEC CORP** 

Applicant:

(72) Inventor: WAKASUGI MAKOTO

Representative:


### (54) SEMICONDUCTOR LOGIC CIRCUIT

(57) Abstract:

PURPOSE: To shorten the signal transmission time when an adder or a decoder, etc., is constituted through the combination of lots of stages of semiconductor logic circuits by selecting the logic level of an output signal to be smaller than a power supply voltage level.

**CONSTITUTION: A logic** arithmetic section 1 is constituted by connecting two basic circuits 11A (11B) consisting respectively of transistors(TRs) TR1 (,TR2) whose gate receives input signal IN1 (IN2) and which are turned on/off, and of resistors R1 (R2) having a prescribed resistance connected to the source and the drain of the TR1 (TR2) in series between a logic output terminal (input terminal of an inverter 2) and the connecting point of a 1st power supply terminal to make a prescribed logic arithmetic operation. Thus, the logic level of an output signal OUT is made smaller than the level of a power supply voltage VDD. Then the signal transmission time is shortened.

COPYRIGHT: (C)1992,JPO&Japio



## ⑲ 日本国特許庁(JP)

①特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平4-150615

⑤Int. Cl. 5

識別記号

庁内整理番号

**國公開** 平成 4 年(1992) 5 月25日

H 03 K 19/0944 19/01

8941-5 J 8941-5 J

H 03 K 19/094

Α

審査請求 未請求 請求項の数 2 (全5頁)

64発明の名称 半

半導体論理回路

②特 願 平2-276077

**20出 願 平2(1990)10月15日** 

個発 明 者

若 杉 誠

東京都港区芝5丁目7番1号 日本電気株式会社内

勿出 願 人

日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明細書

発明の名称

半導体論理回路

### 特許請求の範囲

1. ゲートに対応する入力信号を入力してオン・オフするトランジスタと、このトランジスタのソース・ドレイン間に接続され所定の抵抗値をもつ抵抗とを備えた複数の基本回路を含み論理出力端と第1の電源供給端子との間に接続されて所定の論理演算を行う論理演算部と、前記論理出力端と第2の電源供給端子との間に接続され所定の抵抗値をもつ負荷抵抗とを有することを特徴とする半導体論理回路。

2. ゲートに対応する入力信号を入力してオン・オフするトランジスタと、一端をこのトランジスタのソース・ドレインの一方と接続する所定の抵抗値をもつ抵抗とを備えた複数の基本回路を含み 論理出力端と第1の電源供給端子との間に接続さ れて所定の論理演算を行う論理演算部と、前記論理出力端と第2の電源供給端子との間に接続され所定の抵抗値をもつ負荷抵抗とを有することを特徴とする半導体論理回路。

### 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体論理回路に関し、特に加算器、デコーダ等に多用される半導体論理回路に関する。

〔従来の技術〕

従来、半導体論理回路は、MOS型のトランジスタのオン・オフ、つまり抵抗値を奪または無限大に切換えることによって信号の導通、非導通を決定し、その切換えで信号伝達や所定の論理演算を行っていた。

第4回は従来の半導体論理回路の第1の例を示す回路図である。

この回路は、論理演算部1cがトランジスタ TR7、TR8のみで形成された2入力NAND 回路を示し、入力信号IN1、IN2が共に高レベルのときのみ出力信号OUTは接地電位レベルの低レベルとなり、入力信号IN1、IN2のうちに1つでも低レベルのものがあると出力信号は電源電圧Vppレベルの高レベルとなる。

第5回は従来の半導体論理回路の第2の例を示す回路図である。

この回路は、論理演算部1。がトランジスタ TR9~TR11のみで形成された3入力NOR 回路を示し、入力信号IN1~IN3の全てが低 レベルのときのみ出力信号OUTは高レベルとな り、入力信号IN1~IN3のうち1つでも高レ ベルのものがあると出力信号OUTは低レベルと なる。

これらの基本的なNAND回路、NOR回路やインバータ等の半導体論理回路を組合せて加算器やデコーダ等を構成している。

第6図及び第7図はそれぞれ、基本的な半導体 論理回路を組合せて構成した加算器の第1及び第 2の例を示す回路図である。

ができる半導体論理回路を提供することにある。 〔課題を解決するための手段〕

第1の発明の半導体論理回路は、ゲートに対応する入力に同様を入力と、このトランジスタのソース・ドレインを 保護され所定の抵抗値をもつ地に接続されて関連と の間に接続されて関連と の間に接続されて の い の は 知 は 知 は 知 な と の 間に接続されて 所 定 の い な 知 は 知 な に 接 統 さ れ 所 定 の 版 抗 値 を も つ し た 接 統 さ れ 所 定 の 低 抗 値 を も つ し て い る・

第2の発明の半導体論理回路は、ゲートに対応 する入力信号を入力してオン・オフするトランシスタと、一端をこのトランスタのソース 抵抗値をもつが 抵抗値をもつが 抵抗値をもった 複数の基本回路を含み論理出力端と を備えた複数のと、 の電源供給端子との間に接続されて所定の抵抗値をもっ負荷抵抗とを有している。 これらの加算器は主にハーフアダー4. フルアダー5で構成され、これらハーフアダー4. フルアダー5は前述の基本的な半導体論理回路により形成されている。

第6 図及び第7 図に示された加算器を見ると分るように、入力信号が入力されてから出力されるまでの信号伝達パスは、第7 図に示されたワレスのツリー方式の加算器の方が短かくなっているものの共にかなりの長さとなっている。

#### (発明が解決しようとする課題)

上述した従来の半導体論理回路は、所定の論理演算を行う論理演算部1c、1gがトランペルのスで形成され、出力信号〇UTの低レベルは電源電圧Vgωレベルは電源電圧・V ωωレベルに振いるので、出力信号〇UTの振幅が電理のよっぱいに振れるため、これら半導体に強いに振れるため、これら半導体に関いるので、はいう欠点がある。信号伝達時間が長くなるという欠点がある。

本発明の目的は、信号伝達時間を短縮すること

#### (実施例)

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の第1の実施例を示す回路図である。

この実施例の論理出力端(インバータ2の入力 端)における低レベルは O V 、高レベル V н 1 . V H 2 は 負荷抵抗 R L 1 の抵抗値を R L 、抵抗 R 1 。 R 2 の抵抗値を R と すると、

 $V_{HI} = V_{DD} \cdot R / (R + R L)$ 

 $V_{H2} = V_{DD} \cdot 2 R / (2 R + R L)$ 

となるので、この半導体論理回路の出力信号を入力とするインパータ2のしきい値電圧を高レベル V H I と O V の間のレベルとすることにより、従来のような論理振幅を電源電圧 V DD いっぱいに振らせなくて済み、信号伝達時間を短かくすることができる。

第2図は本発明の第2の実施例を示す回路図である。

この実施例は、第1図に示された第1の実施例に、並列型の基本回路11cを更に直列に付加したものである。

この実施例を3入力NAND回路として使用する場合は、抵抗R1~R3の値をRとすると、インバータ2Aのしきい値電圧を、OVと

 $V_{R1} = V_{DD} \cdot R / (R + RL)$  との間に設定すればよい。

R 6 ) との直列接続で形成し、これら基本回路 1 2 A ~ 1 2 c を並列接続したものである。

この実施例においても、第1、第2の実施例と同様に、信号伝達時間を短かくすることができ、また、次段のインバータ2。のしきい値電圧の設定のしかたにより、NAND回路、多数決回路、NOR回路の何れでも形成することができる。
(発明の効果)

以上説明したように本発明は、論理演算部をトランジスタと抵抗との直列接続又は並列接続により形成された複数の基本回路により構成することができるので信号伝達時間を短縮というのという効果があるだけで変えるだけで各種のはつい値電圧の設定レベルを変えるだけで各種のは理回路を得ることができるという効果もある。

### 図面の簡単な説明

第1図〜第3図はそれぞれ本発明の第1〜第3の実施例を示す回路図、第4図及び第5図はそれ

また、この実施例においては、インバータ 2 <sub>A</sub> の しきい値電圧を V Bi と

V H2 = V DD・2 R / (2 R + R L) との間に設定すれば、入力信号 I N 1 ~ I N 3 のうちの2つ以上が高レベルのとき出力信号 O U Tが低レベルとなる、いわゆる多数決回路を形成することができ、また、インバータ 2 A のしきい値電圧を V H2 と

V N 3 = V D D · 3 R / (3 R + R L) との間に設定すれば、入力信号 I N 1 ~ I N 3 の全てが低レベルのときのみ出力信号 O U T が高レベルとなる、いわゆる N O R 回路を形成することができる。

このように、インバータ2Aのしきい値電圧を 変えるだけでNAND回路、多数決回路、NOR 回路の何れでも形成することができる。

第3図は本発明の第3の実施例を示す回路図である。

この実施例は、基本回路12人~12cをトランジスタ(TR4~TR6)と抵抗(R4~

ぞれ従来の半導体論理回路の第1及び第2の例を示す回路図、第6図及び第7図は従来の半導体論理回路を使用して形成した加算器の第1及び第2の例を示す回路図である。

1. 1 A ~ 1 p … 論理演算部、2,2 A . 2 B … インバータ、3,3 A … 負荷部、4 … ハーフアダー、5 … フルアダー、1 1 A ~ 1 1 c , 1 2 A ~ 1 2 c … 基本回路、R 1 ~ R 6 … 抵抗、R L 1 R L 2 … 負荷抵抗、T R 1 ~ T R 1 1 … トランジスタ。

代理人 弁理士 内 原 曾

